La presente invention concerne un dispositif de polarisation d'un amplificateur differentiel. Elle s'applique notamment aux amplificateurs differentiels integres realises avec des transistors a effet de champ du type MOS; des variations des parametres technologiques risquent de faire travailler les transistors amplificateurs hors de leur zone normale de fonctionnement, c'est-a-dire hors de la partie lineaire de la caracteristique de transfert. Pour assurer un bon fonctionnement de ces transistors, il est necessaire que, pour une difference de tension a l'entree nulle, la valeur de la difference de tension en sortie soit egalement nulle. Pour ce faire et se centrer sur le point dit point de 'repos' de la caracteristique de transfet de l'amplificateur, on imposera la condition que les potentiels de sortie sur chaque transistor amplificateur, aient pour somme la valeur zero ou une valeur constante. Dans ce but, on adapte en permanence de maniere convenable la tension de polarisation sur la source (generalement un transistor attaque par la tension de polarisation sur sa grille) alimentant en courant les deux transistors d'amplification disposes en parallele

 On rappelle les principales etapes de la technologie appliquee aux MOSFETS a canal P sur SOS. Un modele a grand signal tire d'une analyse physique est presente. Les condensateurs de la porte-source et porte-drain ont ete linearises en fonction de la tension de drainage. En raison de la faible injection, seules la capacitance de diffusion du substrat-source de la diode a polarisation directe, et la capacitance d'appauvrissement du substrat drain de la diode a polarisation inverse ont ete prises en compte. Quelques parametres caracteristiques mesures pour les dispositifs SOS et les dispositifs pris dans la masse sont donnes

 On rappelle brievement les raisons pour lesquelles on essaye de diminuer les dimensions des dispositifs MOSFET. On presente ensuite les resultats theoriques et experimentaux obtenus pour les MOSFETS a dimension de l'ordre du micron

 Die Dotierung der Source- und Drain-Gebiete des MOS-Feldeffekttransistors (Si-Substrat mit Oxidschicht) erfolgt mit P-Ionen. Als Implantationsmaske wird die Gate-Elektrode verwendet. Da hierbei eine Dotierung im Schattenbereich der Maske nicht zu verhindern ist, weist diese eine laterale Ausdehnung auf, die kleinere Dotierungsgebiete als gewuenscht freilaesst. Nach der Ionenimplantation wird dann erst die Implantationsmaske mittels Oberflaechenzerstaeubung, Plasma-Aetzen oder geneigtem Ionenstrahl an ihren Raendern derart abgetragen, dass die gewuenschten Abmessungen der Source- und Drain-Gebiete erhalten werden. (DG)